## LIGHT EMITTING DIODE AND MANUFACTURE THEREOF

 Patent number:
 JP2001036129 (A)
 Also published as:

 Publication date:
 2001-02-09
 3 JP4189710 (B2)

Inventor(s): OTSUKA AKIRA; SASAKI SHIGERU
Applicant(s): DOWA MINING CO

Classification:


- international: H01L33/00; H01L33/00; (IPC1-7): H01L33/00

- european

Application number: JP19990203397 19990716 Priority number(s): JP19990203397 19990716

## Abstract of JP 2001036129 (A)

PROBLEM TO BE SOLVED: To provide a light emitting diode whose cost is lessened by a method wherein a process where the top surface and side of a semiconductor chip are roughened and another process where a thin film is formed are carried out at the same time, without protecting the electrode, and to provide a method of manufacturing the same. SOLUTION: A light emitting diode is equipped with a semiconductor chip 20, which is provided with a PN junction and an N-type GaAs layer formed on its top surface and electrodes 14 and 15, which are each provided on the top surface and under surface of the semiconductor chip 20 respectively, where light is projected out from the region of the top surface of the chip 20 other than the electrode 15 and a side A.; A rugged plane 17 whose surface roughness ranges from about 0.5 to 5.0 &mu m is provided k the region of the top surface of the chip 20 other than the electrode 15 and the side A, and an arsenic compound thin film 18 which contains semiconductor chip material is deposited on the rugged plane 17.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-36129 (P2001-36129A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.7	徽別記号	FI	テーマコート*(参考)
HO 1 I 33/00	mes 11 3	HO 1 I 22/00	A 5 F 0.41

## 審査請求 未請求 請求項の数16 OL (全 8 頁)


(21)出願番号	特膜平11-203397	(71) 出職人 000224798
		同和鉱業株式会社
(22)出願日	平成11年7月16日(1999.7.16)	東京都千代田区丸の内1丁目8番2号
		(72) 発明者 大塚 晃
		東京都千代田区丸の内1丁目8番2号 同
		和鉱業株式会社内
		(72)発明者 佐々木 茂
		秋田県秋田市飯島宇砂田1 株式会社同和
		半導体内
		(74)代理人 100082876
		弁理士 平山 一幸 (外1名)
		Fターム(参考) 5F041 AA03 AA07 CA14 CA35 CA77

# (54) 【発明の名称】 発光ダイオード及びその製造方法

## (57)【要約】

【課題】 電極保護を行なう必要なしに、半導体チップ 上面及び側面の凹凸化及び薄膜形成を同時に行なうこと により、コストを低減するようにした発光ダイオード及 びその製造方法を提供する。

【解決手段】 pn接合を備え、GaAs系のn層を上 面に配設した半導体チップ20と、この半導体チップの 上面及び反対側の裏面に配設した電極14,15とを含 んでおり、この半導体チップ上面の電極15以外の領域 及び側面Aから光を取り出すように構成した発光ダイオ ード10において、電極15以外の半導体チップ上面及 び側面Aに、表面粗さが0.5乃至5.0 μm程度の凹 凸面17を設けると共に、その凹凸面17に、半導体チ ップ材料を含むヒ素化合物の薄膜18を付着させる。



### 【特許請求の範囲】

【請求項1】 n型の第一の半導体銀威とp型の第二の 半導体頻威とでpn接合を形成するように配置された半 薄体チップと、Cの半導体ナップの上面及び投制の裏 面に配設された電極とを含んでおり、該半導体チップ上 面の電配3秒へ頻速及び側面から光を取り出すように構 破された第半ダイオードにおい

上記電極以外の半導体チップ上面及び/又は側面が、

○. 5乃至5μm程度の凹凸面を有すると共に、少なく ともその凹凸面に、上記半導体チップ材料を含む化合物 の薄膜が付着していることを特徴とする、発光ダイオー になった。

【請求項2】 前記n型の第一の半導体領域と前記p型 の第三の半導体領域が、GaAs系半導体材料で形成さ れていることを特徴とする、請求項1に記載の発光ダイ オード。

【請求項3】 前記半導体チップ上面の凹凸面が、前記 n型の第1の半導体領域で形成された。間であることを 特徴とする、請求項1又は2に記載の発光ダイオード。 【請求項4】 少なくとも上面側の前記・現の第一の半 導体領域が、その側縁部で凹凸面を有する傾斜領域を備 えたことを特徴とする。請求項1~3の何れかに記載の 券光ダイオード。

【請求項5】 前記簿殿が、水酸化ヒ素を主成分とする ヒ素化合物であることを特徴とする、請求項1に記載の 発光ダイオード。

【請求項6】 半導体基板上に複数の半導体層を機層さ せて、少なくとも n型の第一の半導体網域とp型の第二 の半導体領域とがpn接合を形成するように配設された 複数個の半導体キップを形成する第一の段階と、

上記半導体チップの上面及び裏面に電極を形成する第二 の段階と、

上記半線体ナップの電配D外の上面削減及びノ又は側面 を表面阻さが0.5万至5.0µm程度となるように凹 石化すると共に、その凹凸化された表面に半導体チップ 材料を含む化合物の薄膜を付着させる第三の段階と、を 含んでいることを特徴とする、発光ダイオードの製造方 法。

【請求項7】 前記n型の第一の半導体領域と前記p型 の第二の半導体領域を、GaAs系半導体材料で形成す ることを特徴とする、請求項6に記載の発光ダイオード の製造方法。

【請求項8】 前記凹凸化を、前記 n型の第1の半導体 領域で成る n層で形成することを特徴とする、請求項6 又は7 に記載の発光ダイオードの製造方法。

【請求項9】 前記薄膜が、水酸化ヒ素を主成分とする ヒ素化合物であることを特徴とする、請求項6に記載の 発光ダイオードの製造方法。

【請求項10】 前記第三の段階にて、凹凸化及び薄膜 形成が、電極と反応せず半導体チップ材料とのみ反応す る薬液によって行なわれることを特徴とする、請求項6 に記載の発光ダイオードの製造方法。

【請求項11】 前記薬液が、硝酸水溶液であることを 特徴とする、請求項10に記載の発光ダイオードの製造 も注

【請求項12】 前記第三の段階の前に、半導体基板を 切断して、各半導体チップ毎に分離する第四の段階を備 えていることを特徴とする、請求項6に記載の発光ダイ オードの製造方法。

【請求項13】 前記第四の段階にて、切断された各半 導体チップが互いに切断面長以上の間隔で固定されてい ることを特徴とする、請求項12に記載の発光ダイオー ドの製造方法。

【請求項14】 前記第四の段階にて、半導体基板の裏面に粘着テープが貼着された後半導体基板の凹断が行な われ、さらにその後、粘着テーブが伸長されることによ り、各半導体ナップが互いに30μm以上の間隔を備え ることを特徴とする、請求項12以は13に記載の発光 ゲイオードの製造方法。

【請求項15】 輸記第三の段階における凹凸化及び等 原形成が、少なとも半導体・アクト国政が、アクト国政が、アクト国政が、アクト国政が、といる することにより存なわれることを特徴とする、請求項 6、10又は11に記載の発光ゲイオードの製造力法。 (請求項16】 前記簿張が、凹凸化の際に前記補酸水 溶液中に溶解した半導体・テップ材料が運搬水溶液中で反 応して化合物とつて、凹凸化でな中準体・テップ 面及び/又は側面に付着することを特徴とする、請求項 6、10、11又は15に記載の発光ゲイオードの製造 方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】この発明は少なくとも n型の 第一の半導体部域と p型の第二の半導体領域を有する p 持合を備えた発光ダイオード及びその製造方法に係 り、特に、光出射面を凹凸化処理して発光効率を高める と共に、広角度で発光し得るようにした発光ダイオード とその製造方法に関するものである。

## [0002]

【従来の技術】従来、このような発光ダイオードは、半 準体基板上に、例えばエピタキシャル成長によって複数 の半導体財産積層させて、 n型の第一の半準体前成と p 型の第二の半導体削減を有する少なくとも 1 つのp n 核 合を備え、 G a A s 系のn 層又は p 層が上面に配設され た数数個の発光ダイオードチップを構成し、この半導体 チップの上面及び裏面に電散を形成した後、半導体基板 を切断することによって各半導体チップ等に分離するこ とにより、製造されている。

【0003】このような構成の発光ダイオードによれ ば、電極間に駆動電圧を印加することによって半導体チ ップ上面のn層又はp層及び側面のpn接合部から光が 出射するようになっている。

【004】ところで、このような構成の発光ダイオードにおいて、その発光効率を高めるためには、従来、半準体チップ表面の凹凸化、そと干準体チップ表面への特定の部所率を持つ薄膜形成が効果的であることが知られている。例えば写るA1As発光ダイオードの場合には、半導体チップの介養前に、P側においては、マスク等により電板を保護して、例えば95:5の確酸: 硫酸により凹凸化が行なわれ、また1側においては、同様によりに出り凹凸化が行なわれ、また1側においては、同様により凹凸化が行なわれ、また1側においては、日様により凹凸化が行なかれている。また、特定の届前半を持つ薄膜形成としては、半導体チップの半導体構成物以外の組成物、例えば常化シリコン、酸化シリコン等により形成されていた。

## [0005]

【発明が解決しようとする展題】しかしながら、このように凹凸化され、環際が形成された発光ダイオードにおいては、凹凸化等の際にマスク等による電極保護が必要であり、凹凸化等の処理除止は、電極保護が必要のため、これがは、凹凸化及が薄膜形成が剪工程であることがら、工程数が多くなり、処理時間も長くなることによってもコスト高の要因とある。さらに、凹凸化及び薄膜が成を行なった後に、半導体チップ分離の原の切断箇所における凹凸化及び薄膜が表すなった後に、半導体チップ分離の原の切断箇所における凹凸化及び薄膜が充すなった後に、半導体チップ分離の原の切断箇所における凹凸化及び薄膜が充す。

【0006】このため、半導体チップの分離後に凹凸化 及び導膜形成を行なう方法も考えられるが、この場合、 電無保護のためのマスク等の電極保護材の取付け及び除 去が必要とかり、作業が困難にかってしまう。

【0007】この発明は、以上の点にかんがみて、電整 (課数を行なう必要なしに、半導体チップの上表面及び側 面の凹凸位及び待襲形成を開時に行なうことにより、広 角度に発光し得ると共に、格限に発光効率を高かた発光 ダイオードを提供することを一目的としている。また、 この発明は、瓜角度で且一高輝度に出射し得る発光ダイ オードを得るにに際し、製造工程を削減し得ると共に、 コストを低減するようにした、優九た発光ダイオードの 製造方法を提供することを目的としている。

## [0008]

【課題を解決するための手段】上記目的を達成するため、請求項」に記載した発明は、n型の第一の半導体額 減とp型の第一の半導体額域とでpn n接合を形成するように配置された半導体チップと、この半導体チップと、この半導体チップの上面及び反対側の裏面に記載された電極とを含んでおり、 半導体チップ上面の電極以外の領域及び側面から光を取り出すように構成した発光ダイオードにおいて、上記電 【0010】この発明による発光ゲイオードの製造方法 は、好ましくは、上記第三の段階において、凹凸化及び 溶膜形成を、電値と反応せず半導体チッフ材料とのみ反 応する薬液、好ましくは頑酸水溶液によって行なうよう にしている。

【0011】この発明による発光ダイオードの報道方法 は、好ましくは、上記第三の段階の前に、半導体基板を 切断して各半導体チップ軍に分離する第四の段階を備え ている。また、上記第四の段階にて、好ましくは、各半 準体チップを互いに切断画其以上の間隔を備えるように 配置している。この発明による光光ダイオードの製造方 法は、好ましくは、上記9年の段階にて、半導体基板の 裏面に指着デーアを開着した単半導体基板の削削を行な い、さらにその後、粘着テープを伸長することにより、 各半導体チップを互いに切断而其以上の、例えば30 μ 取以上の間隙を備えるように構成している。

[0012] 上語発光ダイオードの築店法にあって好ましくは、上記第三の段階における回凸化及び浮聴形域 が、少なくとも半事体チップの上面及び側面を、15乃 至80単量%の硝酸水溶液に1秒以上浸漬することによ 9行なみれる。上語薄膜は、凹凸化の際に前酸水溶液中 に溶解した半導体チップ材料が硝酸水溶液中で灰応して 化合物となって、凹凸化された半導体チップの上面及び /又は側面に付着することにより形成される。

【0013】上記構成によれば、光が阻射する半導体ナップの電機を除く上面領域及び/又は側面を、電機と反 むしない薬液を使用して凹凸化すると共に、同時に溶験 形成を行なうので、発光ダイオードの発光効率を効果的 に高めることができ、さらに工程数が少なくて済み、処 理解性がよった。

理時間が短くなるので生産効率が向上する。 【0014】上記第三の段階にて、凹凸化及び薄膜形成 が、電極と反応せず半導体チップ材料とのみ反応する薬 液、好ましくは硝酸水溶液によって行なわれる場合に は、凹凸化及び薄膜形成の際に電極保護が不要となるの で、電極保護材の取付け及び除去を行なう必要がなく、 工程が簡略化されコストを低減することができる。上記 第三の段階の前に、半導体基板を切断して各半導体チッ プ毎に分離する第四の段階を備えており、上記第四の段 階にて、各半導体チップが互いに切断面長以上の間隔、 好ましくは30μm以上の間隔を備えている場合には、 各半導体チップの間隔が切断代より大きくされるので、 凹凸化及び薄膜形成の際に薬液が半導体チップの間に容 易に進入することによって、半導体チップ側面の凹凸化 及び薄膜形成を確実に行なうことができる。上記第四の 段階にて、半連体基板の裏面に粘着テープが貼着された 後、半導体基板の切断が行なわれ、さらにその後、粘着 テープが伸長されることにより、各半導体チップが互い に切断面長以上の間隔 例えば30μm以上の間隔を備 える場合には、半導体チップの分離後に、粘着テープの 伸長によって各半導体チップが粘着テープにより相互に 連結された状態のままで、容易に所定の半導体チップ間 隔を設定することができる。従って、半導体チップの取 扱いが容易になる。上記第三の段階における凹凸化及び 薄膜形成が、少なくとも半導体チップの上面及び/又は 側面を、15乃至80重量%の硝酸水溶液に1秒乃至6 0.0秒の間浸渍することにより行かわれる場合には、所 望の表面組さの凹凸化及び薄膜形成を実現することがで きる。また、薄膜の形成において、凹凸化の際に硝酸水 溶液中に溶解した半導体チップ材料が硝酸水溶液中で反 応して化合物となって、凹凸化された半導体チップ上面 及び/又は側面に付着する場合には、凹凸化及び薄膜形 成が一種類の薬液、即ち硝酸水溶液のみによって行なわ れ得るので、製造コストを低減することができる。

## [0015]

【発明の実施の形態】以下、図面に示した実施形態に基 がいて、この発明を詳細に説明する。図1はこの発明に よる発光ダイオードの一実徒形態を示している。図1に おいて、発光ダイオード10は、pn接合の発光ダイオ ドドチップとして、p型の半導体削速12とその上に配 認された。四型の半導体削速13と下級された半導体チップ20と、これらを挟むように半導体チップ20点。 面及び裏面に備えられた電衝14,15と、から構成さ れている。ここで、pn接合は半導体チップ20点上面 はないる。こで、pn接合は半導体チップ20点上面 及び下面に対して平行に形成されており、pn 接合の端部は半導体チップの側面に緊出している。そして、この pn 接合を心上等体チップ20側面は、斜めに切り 取られた傾斜面16を備えたメサ構造に形成され、これ によりpn 接合から出射する光に対する全変射を減少さ せ、上方への光の取り出し扱う物理を図っている。

【0017】さらに、上紀発光ゲイオード10の表面 (上面) 側において、電板15を除く半導体チップ20 の上面及び側面(図面にて、待号Aで示す頻度)が、凹 凸化処理されて凹凸面17が形成されており、少なくと もその凹凸面17に半導体材料の組成の一部を含む化合 物、例えば水機化と素などを半組成とした環境18が形成されている。凹凸面17は、半導体チップ20の光を 出射する面に形成するのが効果的であり、運営は半導体 チップ20の上面が側面の少なくとも一方に形成され る。本実施の整様では、半導体チップ20の上面と側 面、とくにメサ構造を形成する傾斜面16に形成されている。

【0018】 この凹凸面17は、半導体チップ20の上 面及が「又は側面の内部に僅みを形成することにより凹 凸構造が形皮され、その程みの深さは例えばの、5万至 5.0 μ和程度の表面相さとなるように例えば系流処理 によるエッチングによって行なわれる。また、少なくと もその凹凸面17に形成される水像化と素をどを主組成 とした薄膜 18は、0.01 μm以上の厚さ、最適値と しては0.01 μm ~5 μm 限度の厚さを有している。 図1に示す構成図では、薄膜 18 は凹凸面17のみなら ず、両値板14、15 を除く半導体チップ20の全表面 に粉成されているものとして構かれている。

【0019】上地上、発光タイオード10は、本専明に よる戦適方法によれば以下のようにして製造される。即 5、国2に示すフローチャートに従って、先守ステップ ST1において、半導体基板上に、p型の半導体領域1 2及び7型の半導体領域13が順次に模関して形成される。 続いて、ステップST2にて、半導体基板を取り除いた。型の半導体領域12の東面との型の半等体領域12の東面との型の半等体領域12の東面との型の半等体領域1 3の上面にて、半導体チップ領域に、それぞれ電極1 4,15をパターン形成する。上述したステップST1 乃至ステップST2は、従来の発光ダイオードの製造方法と同じである。

【0020】次に、ステップST3にて、極限した半等 体を半導体チップ領域時に切断して各半導体チップ20 を分離する。この場合、切断作業の前に、実面の電極1 4側には結若テープ21を貼着しておく、これにより、 切断後に各半等体チップ20が切り籠されずに、所定間 断で一体に架掛きれるようになっている。

【0021】その後、ステッアST4にて、所謂エキス、バンドが行なわれる。これは、図3に示すように、括着テープ21を矢印Xで示すように横方向に伸長させることにより行なわれる。これにより、粘着テープ21が横方向に延びて、各半導体チップ20の間隔が低げられる。ここで、各半導体チップ20の間隔が低げられるに行なれば得るように、切断面長以上の間隔、例えば30m以上とされる。

【0022】この状態から、ステップST5にて、凹凸 化処理及び薄膜形成工程が行なわれる。この工程におい ては、先ず各半導体チップ20が粘着テープ21に固定 保持された状態で、少なくとも各半導体チップ20の上 面及び側面の領域を、例えば10秒間水洗する。続い て 各半導体チップ20の上面或いは側面 好ましくは 上面及び側面の領域が硝酸水溶液によって凹凸化処理さ れる。この凹凸化は、少なくとも n型の半導体領域 13 の上面と側面のp n接合部を含む傾斜面16とに形成さ れる。ここで、硝酸水溶液としては15乃至80重量% の硝酸水溶液が使用され、処理時間は、温度10℃~5 0°C、好ましくは25°Cにて例えば60秒である。な お、この処理時間は例示したものであり、これに限定さ れることなく所望の表面粗さの凹凸化が得られるよう に、例えば1秒乃至600秒の間で適宜に設定されれば よい。ここで、処理時間が1秒以下の場合には、十分な 凹凸化が行なわれず、また、600秒以上の処理時間の 場合には、過度の凹凸化が行なわれてしまう。

【0023】これにより、各半導体チップ20の上面及び傾斜面16を含む側面の関地が衝散水溶液と反応するとにより回ん処理されて凹ん面17分性とると共に、同時進行的に、硝酸水溶液中に溶解した半導体材料が硝酸水溶液中で反応することにより、水酸化比素を非な分とした比素化合物が生成され、この水酸化比素等が各半導体ケップ20の上面度が側面の頑頭は付着包て、溶膠18を形成する。その核、例えば30秒間の水流を行ない、さらに例えば1:1.25の塩酸:水によって表面の清浄化を行なった後、再び例えば30秒間の水流を行ない、乾燥することにより、各半導体チップ20の回凸化及び溶膜形成が完了し、各半導体チップ20か完成する。

【0024】 ここで上記実施附に代えて、本発明者ら は、下欄を n型の半導体が減とし上面側を p型の半導体 額域としてp n接合を形成した上面側のp用にパター 額域としてp n接合を形成した単値かり層にパター 転減たが、薬液を適用すると上面側のp層にパター 数域した電極の側側部分がからくえぐれてしまい、結 局、電船が倒離してしまって、本発明の効果を達成して るような好ましい凹凸構造を生じなかった。従って、 の発明により最適な凹凸面を得るためには、上記実施例 のように、下棚をp型の半導体領域とし、上面側をn型 の半導体領域としたp n接合の半導体チップを用いるの が解ましい。

【0025】この発明による完光ダイオード10は以上 のように構成されており、図4(A)、(B)に示す電 子類酸減が更 (3100倍)によく表れているように、 半導体チップ20の電解15を除く上面類級及び側面 (領斜面16を含む)が、図4(A)の状態から、図4 (B)に示す如くに凹凸化処理され、同時に薄膜18が 形成される(図1)。この薄膜18は、凹凸面の踏みを 埋めてさらに憧積していることが分かる。なお、図4 (C)は、本発明により処理した半導体チップ20の外表面の一部を撮影した電子顕微鏡写真(500倍)である。

【0026】この発明により得られた発光ダイオード1 0 によれば 図5 (A) の指向特件図に示すように 発 光ダイオード10の発光効率が格段に向上する。なお、 比較のために、従来構成の発光ダイオード10の指向特 性図を図5 (B) に示す。従来構成の発光ダイオードで は横及び斜め方向からの出射効率はかなり低下している が、本発明で処理した発光ダイオードでは前方のみなら ず、ほぼ180°の広角度で出射効率が格段に向上して おり、発光光量としては従来構成品と比較して40~5 0%の割合で向上している。なお、発光電流は20mA である。ここで、半導体チップの上面及び/又は側面に 凹凸面を形成しただけでは、半導体チップ内部のp n接 合から出射した光は、この凹凸構造をもつ半導体チップ の屈折率と空気の屈折率との関係で大部分が反射してし まって外部へあまり出射しないが、凹凸面に薄膜を付着 することにより極めて効率よく光が出射する。これは、 半導体チップの屈折率より小さい薄膜を形成することに より、この薄膜が光を空気中へ導くことになるため、こ の薄膜を通過して光が効率よく出射するものと考えられ る。なお、上記指向特性は、図6に示すように発光ダイ オード10を発光させて、光測定部30を発光ダイオー ド10の間りに-90度から+90度まで回転させなが ら、この光測定部30によって発光ダイオード10から の入射光量を測定することにより得られる。

【0027】この場合、上記凹凸化処理及び薄膜形成は、同一工程において、同じ処理用の薬液(硝酸水溶液)によって行なわれる。従って、別工程とすることな

く1つの工程で行なえるので工程数が少なくて済み、また薬液も一種類でよいことから、コストが低減され得ると共に、処理専門が短縮されることになる。さらに、凹凸化処理及び薄膜形成の次めの薬液が研酸大溶液であることから、半導体チップ20を構成する電板14.15と反応しない。したがって、電管保護の次かる電板14.25やが不要になると共に、このマスク等の処理線の取付け及び処理後の線による平安になり、作業が簡略化されてより一層コストが可談される。

【0028】なお、上述した実施制態においては、発光 ゲイオード10のト型の半導体領域12及び n型の半導 体領域13の半導体材料及び不減制は、限元したものに 限定されず、発光ダイオード10の発光色等に応じて、 他の任意の半導体材料及び不減制の軽減、濃度等を選定 することが可能であることは明らかである。

## [0029]

【発明の効果】以上述べたように、この発明によれば、 光が出射する半導体チップの電路を除く上面削減及び側 耐を、電感と反動しない薬液を使用して四に付すると共 に、その凹凸化された表面に同時に薄膜を形成するの で、発光ゲイオードの発光効率を高めることができ、さ らに工程数が少なくて済み埋除間も短くなので、生 を放射が恒上する。このようにして本発明によれば、電 盤保護を行なう必要なしに、半導体ナップ上面及び側面 の凹凸化及び電照形成を同時に行なうことにより、コストを低減するようにした。発光効率に優れ、かつ、広角 度で出射14名を発光ゲイオード及びその製造方法が提供 されることになる。

【図面の簡単な説明】

【図1】本発明による発光ダイオードの一実施形態の構成を示す概略断面図である。

【図2】図1の発光ダイオードの製造方法の一実施形態 を示すフローチャートである。

【図3】図2のフローチャートにおけるエキスパンドを 示す概略断面図である。

【図4】図2のフローチャートにおける凹凸化処理及び 薄膜形成の電子顕微鏡写真(3100倍)であり、

(A) は処理前の、(B) は処理後の切断表面を倍率3 100倍で撮影したもの、(C) は処理後の発光ダイオ ード表面の一部を示す倍率500倍で撮影したものであ る。

【図5】発光ダイオードの指向特性図であり、(A)は 本発明による発光ダイオードの、(B)は従来の発光ダ イオードの指向特性データである。

【図6】図6の発光特性を測定するための測定装置の一 例を示す概略図である。

【符号の説明】

10 発光ダイオード

12 p型の半導体領域

13 n型の半導体領域

14,15 電極

16 傾斜面

17 凹凸面 18 莲膜

20 半導体チップ

21 粘着テープ

30 光測定部

